Confronto sulla base del settling time

Per testare il settling time, gli amplicatori sono stati chiusi in reazione come in gura 3.10. Il comportamento a modo dierenziale di quest'architettura

fully dierential, come già accennato, può essere studiato con l'amplicatore single-ended preso di riferimento nel capitolo 2 per elaborare il modello del transitorio di carica.

Figura 3.10: Circuito di test per il settling time

La risposta in frequenza del circuito in gura, calcolata utilizzando il teorema di scomposizione è: A(f ) = −CS CF 1 −_αGBWJ f 1 + _βGBWJ f ! (3.21) in cui β = CF CS+CF e α = CS

CS+CF. Se il rapporto CS/CF, che corrisponde al

guadagno dalla continua no alla prima singolarità, è minore di uno, si ha prima lo zero e poi il polo, se CS/CF>1 la posizione di polo e zero si scambia.

Sostituendo le espressioni di α e di β si osserva che se la frequenza tende all'innito il guadagno tende ad 1. Questo eetto è dovuto all'esistenza di un percorso fra ingresso e uscita costituito solo da condensatori che, essendo inerziali rispetto alla tensione, se all'istante t=0 arriva un gradino in ingresso, lo riportano esattamente uguale in uscita. A livello di settling time questo eetto è dannoso perché signica che l'uscita subisce un salto in direzione opposta a quella di assestamento. Nella fattispecie il rapporto CS/CF è

stato scelto uguale a 1/4, che è un valore tipico o comunque molto vicino, al guadagno degli integratori utilizzati nei convertitori analogici digitali Delta- Sigma, sui quali sarà posta attenzione nel capitolo 4. L'ampiezza del gradino dierenziale d'ingresso è stata posta inizialmente a 100mV per evitare di mandare l'amplicatore in slew rate ed ottenere un transitorio in regime lineare. Successivamente è stato aumentato a 4V per implementare un kv

superiore a 20 e far dominare il tratto in slew rate. Anche in questo caso, le prove sono state ripetute per dierenti valori di capacità. La capacità

equivalente di carico vista dal nodo di uscita, è la serie delle di quella in retroazione e quella d'ingresso. Nelle simulazioni AC eettuate in precedenza, la CL è stata scelta in maniera che poi corrispondesse al carico visto in

questa congurazione per poter utilizzare correttamente i risultati ottenuti. Ad esempio per CS = 4pF e CF = 16pF il carico equivalente è 3.2pF .

CLeq =

CSCF

CS+ CF

(3.22) Il valore del settling time nelle tabelle seguenti è stato rilevato elaborando con uno script Python i dati esportati dalle simulazioni di transitorio. Lo script necessita che siano specicati: l'errore relativo desiderato sul valore nale e due istanti temporali t0 e t1 corrispondenti rispettivamente all'inizio

del transitorio e ad un instante in cui il transitorio ha praticamente raggiunto il valore nale con un errore molto inferiore a quello richiesto. Intorno a t1,

acquisisce 30 punti dal le CSV esportato e calcola la media dei corrispon- denti valori di tensione, ottenendo il valore di regime depurato da eventuali uttuazioni numeriche del simulatore. Inoltre, visto che il valore nale vie- ne stabilito "campionando" i dati reali, viene escluso l'errore di guadagno nito dalla stima del settling (anche il modello analitico del capitolo 2 non ne teneva di conto). A questo punto il codice, partendo dall'istante iniziale, scorre i dati no a quando non trova l'istante tf in cui il valore della tensione

d'uscita è entrato nell'intorno del valore di regime e calcola il settling time come dierenza fra tf e t0. L'errore relativo per queste prove è stato scelto

di εr = 2 × 10−5 in relazione al fatto che questi amplicatori vorranno essere

impiegati in convertitori Delta-sigma ad alta risoluzione, i quali richiedono circa questo tipo di precisione sulla tensione da campionare all'uscita del primo integratore.

Figura 3.11: Transitorio tensione d'uscita per un gradino di 100mV con CS = 4pF

e CF = 16pF

Figura 3.12: Transitorio tensione d'uscita per un gradino di 100mV con CS= 64pF

e CF = 256pF

CS=64pF CF=256pF tsettling (ns) φm

FC 2410 90◦

RFC 1200 88◦

CS=4pF CF=16pF tsettling (ns) φm FC 146 85◦ RFC 64 73◦ RFC-AB 43 57◦ CS=2pF CF=8pF tsettling (ns) φm FC 71 80◦ RFC 28 57◦ RFC-AB 40 38◦

Tabella 3.4: Risultati settling time per ∆V =100 mV

Dalla gura 3.12, è ben visibile che il transitorio ha un'evoluzione esponen- ziale e che i circuti RFC e RFC-AB sono più veloci nella risposta del FC. In questo specico caso, dove tutti e tre gli amplicatori hanno un ampio margine fase, i tempi di settling stanno nella stessa proporzione dei GBW calcolati in precedenza. In gura 3.11 invece, la capacità di carico è stata diminuita e si nota un undershoot evidente nella risposta del RFC-AB che limita il vantaggio nel tempo di assestamento. Per un carico ancora inferiore, il margine di fase si degrada al punto di far scomparire il vantaggio e rendere più conveniente il circuito RFC.

Figura 3.13: Transitorio tensione d'uscita per un gradino di 4V con CS = 2pF e

Figura 3.14: Transitorio tensione d'uscita per un gradino di 4V con CS = 64pF e CF = 256pF CS=64pF CF=256pF tsettling (µs) φm FC 10,234 90◦ RFC 4,591 88◦ RFC-AB 3,182 87◦ CS=4pF CF=16pF tsettling (ns) φm FC 665 85◦ RFC 294 78◦ RFC-AB 253 57◦ CS=2pF CF=8pF tsettling (ns) φm FC 337 80◦ RFC 156 57◦ RFC-AB 141 38◦

Tabella 3.5: Risultati settling time per ∆V =4 V

Anche per un gradino di tensione ampio, RFC e RFC-AB sono nettamente più veloci del FC. I tempi di assestamento, del RFC e del RFC-AB, tendono ad allinearsi diminuendo la capacità di carico sempre a causa del calo del margine di fase. Per un gradino così ampio però, il RFC non riesce mai a

superare il RFC-AB perché probabilmente quest'ultimo, potendo erogare più corrente in uscita, nella fase di slew rate accumula un vantaggio tale da non essere recuperato nel tratto esponenziale. Sostituendo i parametri del RFC nel modello analitico di settling time, considerando come capacità 4-16 pF e 4V in ingresso, si ottiene un tempo di settling di 258ns che è molto vicino ai dati sperimentali.

In base a questi risultati, è stato scelto il RFC come topologia a cui aancare il circuito di slew rate enhancement perché presenta il trade-o migliore fra stabilità e prodotto guadagno banda. Utilizzando un circuito di SRE infatti, la performance più importante dell'amplicatore principale è la velocità in fase lineare, perché il comportamento nella fase di slew rate è prevalentemente stabilito dal circuito ausiliario.