Le prestazioni di un convertitore analogico digitale vengono spesso valutate in termini di gure di merito (FOM) fra cui una delle più diuse è quella di Schreier (FOMs)
F OM s = SN DRdB + 10log10
BW
P (4.39)
P è la potenza consumata dal convertitore, BW è la banda del ltro nale nonché la massima frequenza che può avere il segnale d'ingresso. Proviamo a
calcolare la FOMs nel caso di un convertitore "quasi" ideale aetto solamente da rumore KT/C costituito da un unico campionatore che lavora a fS = 2BW
Figura 4.21: ADC "quasi" ideale
Per una sinusoide in ingresso di ampiezza picco-picco pari all'alimenta- zione e frequenza fin= BW, il rapporto segnale rumore in uscita dal blocco,
considerando un perfetto ltraggio passa basso, è: SN DR = V
2 ref/8
KT /CSBWfs
(4.40) La potenza utilizzata per caricare la capacità vale:
P = CSVref2 fS (4.41)
per cui:
F OM s = −10log10(16KT ) = 192 dB (4.42)
Per lo stesso segnale in ingresso adesso prendiamo in analisi un convertitore analogico digitale Delta-Sigma ad alta risoluzione, ipotizzando ragionevol- mente, per quanto detto nelle sezioni precedenti, che il fattore limitante per la risoluzione sia il rumore termico e che il rumore di quantizzazione e le distorsioni siano state rese trascurabili con un buon dimensionamento.
SN DR = V 2 ref/8 KT CS ψ OSR = V 2 ref/8 KT ψ CS 2BW fS (4.43) Consideriamo che il periodo di sampling TS = 1/fS sia pari a due volte
ttot−max, con ttot−max che rappresenta il worst case del settling time del primo
integratore. Dalla trattazione del capitolo 2: ttot−max = ∆VS−maxCS Isupply (a + b) = VrefCS Isupply (a + b) = 1 2fS (4.44) Sostituendo in SNDR: SN DR = V 2 ref/8 KT ψ CS 2BW 2VrefCS Isupply (a + b) = VrefIsupply 32KT ψ(a + b) (4.45)
Identi cando in VrefIsupply la potenza dissipata P consumata dall'alimenta- zione: F OM s = 10log10 BWSN DR P = −10log10(32KT ψ(a + b)) (4.46)
L'equazione (4.42) e la (4.46) hanno una forma molto simile, ma mentre la prima rappresenta il limite teorico per la FOMs , la seconda stima quella raggiungibile da un convertitore Delta-Sigma reale. É interessante notare che (4.46) esprime la FOMs dell'intero modulatore solo in funzione di due caratteristiche del primo integratore: il rumore, tramite ψ, e la velocità in transitorio normalizzata rispetto a VrefCS/Isupply. L'inserimento del circuito
di SRE, all'interno del primo integratore, porta bene ci dal punto di vista della FOMs perché, come visto nei capitoli 2 e 3, a parità di potenza consu- mata, migliora il termine legato al settling time senza in uenzare il rumore essendo spento nel momento del campionamento. La gura 4.22, presa in pre- stito da [4], mostra dove si posizionano dei modulatori Delta-Sigma (DSM) commerciali e degli ADC ad approssimazioni successive (SAR) rispetto alla FOMs ideale e ad una linea FOMs=180 dB. Sull'asse delle ordinate è riporta- to il rapporto fra la potenza consumata e la frequenza di conversione, ovvero l'energia necessaria per una singola conversione. Lo stato dell'arte per i mo- dulatori Delta-Sigma, che dominano la zona delle alte risoluzioni, si aggira proprio intorno a 180dB, ma arretra aumentando il SNDR. In gura 4.23 invece è rappresentato il trend della FOMs nel corso degli ultimi vent'anni; mediamente c'è stato un incremento di 1dB per anno.
Figura 4.22: Posizionamento di modulatori Delta-Sigma (DSM) e ADC SAR commerciali rispetto alla FOMs
Conclusioni e sviluppi futuri
Nel lavoro di tesi sono stati riscontrati dei buoni risultati, sia analitici che simulativi, per quanto riguarda l'approccio proposto alla progettazione di am- pli catori operazionali a singolo stadio. Il modello per lo studio del settling time, comprensivo del caso di un eventuale circuito di slew rate enhance- ment in parallelo all'ampli catore principale, si è rivelato a dabile ed utile in fase di dimensionamento. Essendo adatto a descrivere sia i transitori di carica di ampli catori che di integratori, la sua applicabilità si estende a nu- merosi sistemi switched capacitor. La trattazione in futuro potrebbe essere ulteriormente perfezionata includendo le capacità d'ingresso e di carico del- l'ampli catore, i ritardi di accensione del circuito di slew rate enhancement e aggiungendo delle considerazioni anche sul consumo di potenza dinamica. Nel capitolo 3, partendo dalle metriche estratte dal modello del settling ti- me, è stato realizzato al simulatore elettrico un ampli catore operazionale a singolo stadio, basato su un'architettura recycling folded cascode con in parallelo un circuito di slew rate enhancement, che ha mostrato una velocità in transitorio circa sei volte migliore di un classico folded cascode, a parità di potenza statica consumata. Nell'ambito dei convertitori Delta-Sigma, sono state trovate delle regole sulla scelta del prodotto guadagno banda del primo integratore supportate da espressioni analitiche e simulazioni Matlab. Nel decidere le speci che dell'integratore è stato preso in considerazione anche il rumore termico che, come messo in evidenza dall'elaborazione proposta della FOMs, per Delta-Sigma ad alta risoluzione, insieme alla velocità in transitorio, è un aspetto fondamentale nella valutazione delle prestazioni. In termini della FOMs la presenza del circuito di slew rate enhancement, all'interno dell'operazionale che costituisce il primo integratore, si è rivela- ta particolarmente conveniente perché migliora la velocità senza in uenzare il rumore essendo spento nella fase di campionamento. La trattazione del rumore termico è in gran parte riferita a quella di Schreier in [10] ed il mo- dello Simulink, impiegato per le simulazioni Matlab ad alto livello, è stato impostato di conseguenza a questa trattazione. In letteratura scienti ca il dibattito su quale sia eettivamente il contributo di rumore termico, da ri-
portare in ingresso ad un integratore SC, in realtà è ancora aperto ed esistono articoli che presentano risultati dierenti da quelli di Schreier. La questio- ne andrebbe approfondita con simulazioni speci che e magari con un chip di prova progettato appositamente per far si che i vari modelli di rumore producano previsioni decisamente contrastanti. Si potrebbe pensare anche di stimare l'eetto del rumore icker ed eventualmente, se troppo grande, tentare di eliminarlo con la tecnica di stabilizzazione chopper mostrata in [1]. La massima FOMs teorica di un ADC è stabilita dal fatto che il rumore KT/C, dovuto al campionamento, viene considerato un limite invalicabile e, per medie risoluzioni, lo stato dell'arte dei modulatori Delta-Sigma commer- ciali è già vicino a questa soglia; per alte risoluzioni invece c'è sempre una certa distanza. Negli ultimi anni sono stati pubblicati articoli, ad esempio [12], che propongono delle tecniche, per scendere sotto il livello del rumore KT/C, di cui sarebbe interessante testare l'e cacia perché potrebbero dare spazio a nuovi margini di miglioramento per le prestazioni dei convertitori. Nel contesto dei modulatori Delta-Sigma ad alta risoluzione una soluzione che sarebbe da prendere in considerazione è l'impiego di un quantizzatore multi bit all'interno del loop. I problemi sulla linearità si potrebbero ri- durre implementando la tecnica del dynamic element matiching (DEM) e studiando la robustezza, alle distorsioni del convertitore digitale analogico, di topologie di modulatore diverse da quella di Wooley. Utilizzare un DAC multi-bit probabilmente, oltre ad aumentare la risoluzione a parità di fattore di oversampling, ridurrebbe il salto medio di tensione in ingresso al primo integratore, dato che due soglie consecutive sono più vicine del caso singolo bit, e potrebbe permettere di rilassare ulteriormente la richiesta sul prodotto guadagno banda a parità di risoluzione della conversione complessiva.
Bibliogra a
[1] A. Catania ; A. Ria ; S. Del Cesta ; M. Piotto ; P. Bruschi. Analysis and simulation of chopper stabilization techniques applied to delta-sigma converters.
[2] Paolo Bruschi. Dispense del corso PSM - Modulo microelettronica analogica.
[3] Paolo Bruschi. Notes on Mixed Signal.
[4] Michele Dei. Short seminary at dii university of pisa, power-e cient techniques for switched-capacitors sigma delta modulators. 2019. [5] F.Op'T Eynde and W.Sansen. Analog interfaces for digital signal
processing system.
[6] Angel Rodriguez Vazquez Fernando Medeiro, Angel Pérez Verdù. Top down design of high performance sigma delta modulator.
[7] S. Hein and A. Zakhor. "On the stability of interpolative sigma delta modulators,".
[8] Ramón Gonzalez Carvajal Jaime Ramírez-Angulo M. Pilar Garde, Antonio Lopez-Martin. Super class-ab recycling folded cascode ota. 2018.
[9] K. Nagaraj. Cmos ampli ers incorporating a novel slew rate enhancement technique. 1990.
[10] J. Steensgaard R. Schreier, J. Silva and G. C. Temes. design-oriented estimation of thermal noise in switched-capacitor circuits". 2005. [11] Gabor C. Temes Richard Schreirer. Understanding Delta-Sigma Data
Converters.
[12] IEEE Haiyang Zhu Member IEEE Ron Kapusta, Senior Member and Colin Lyden. Sampling circuits that break the kt/c thermal noise limit. 2014.
[13] P. Malcovati D. Tonietto A. Baschirotto S. Brigati, F. Francesconi and F. Maloberti. Modeling sigma-delta modulator non-idealities in simulink.