• Non ci sono risultati.

W t (C = 2 fF) t (C = 2 fF) P V V V V . QUESITO 1 L E D : 01_08_A Data: 27/05/2008 Nome_________________________________________________________ Esito: Tempo a disposizione: 1 ora

N/A
N/A
Info
Scarica
Protected

Academic year: 2021

Condividi "W t (C = 2 fF) t (C = 2 fF) P V V V V . QUESITO 1 L E D : 01_08_A Data: 27/05/2008 Nome_________________________________________________________ Esito: Tempo a disposizione: 1 ora"

Copied!
1
0
0

Caricamento.... (Visualizza il testo completo ora)

Scarica adesso ( 1 pagine )

Testo completo

(1)

L

ABORATORIO

E

LETTRONICA

D

IGITALE

: 01_08_A Data: 27/05/2008

Nome_________________________________________________________ Esito:

Tempo a disposizione: 1 ora

QUESITO 1

Simulare staticamente e dinamicamente l’inverter NMOS a carico saturato realizzato in tecnologia “ED”, riportato in figura. Dimensionare poi la larghezza di canale W1 del transistore di ingresso M1 in modo tale che la potenza statica PDS, valutata come media della potenza dissipata dall’inverter con ingresso basso (vIN = 0 V) e ingresso alto (vIN = 3,5 V), sia pari a 60 µW

.

Completare la tabella con i risultati ottenuti dalle simulazioni effettuate. Si considerino trascurabili, almeno in prima approssimazione, le capacità associate alle diffusioni di source e drain.

V

IL

V

IH

V

OL

V

OH

P

DS

t

pHL

(C

L

= 2 fF)

%

t

pLH

(C

L

= 2 fF)

%

W

1

%Valutati facendo variare il segnale d’ingresso tra 0 e 3,5 V con tempi di salita e discesa uguali e pari a 100 ps.

QUESITO 2

Simulare la rete sequenziale sincrona di figura utilizzando per gli ingressi le forme d’onda specificate di seguito e il modello typical per i ritardi delle porte logiche. Si richiede di disegnare la forma d’onda relativa all’uscita quotando gli istanti in cui si presenta un cambiamento di stato.

Riferimenti

Scarica adesso ( PDF - 1 pagine - 259.06 KB )

Documenti correlati

S U I V I E D E I/O FF I CE .

Elles font de cuivre rongé étamé , faites .en forme d’yue demi-feuille de papier : elles fervent à mettre defliis ce qiie l’on veut faire cuire au

1. Sia T : V 2 → V 2 definita da T ((1, 2)) = (3, 6) e T ((2, 1)) = (3, 6).

[r]

1. Let W = L((1, 0, −1, 2), (0, 1, 1, 0)). Find an orthogonal basis {v 1 , v 2 , v 3 , v 4 } of V 4 such that L(v 1 , v 2 ) = W .

NOTE: In the solution of a given exercise you must (briefly) explain the line of your argument1. Solutions without adequate explanations will not

C I T T A’ D I C I V I T A V E C C H I A Città Metropolitana di

• la trasmissione del provvedimento all’Autorità di Sistema Portuale, alla Capitaneria di Porto, al Commissariato della Polizia di Stato, al Reparto operativo a al personale

Data: 25/05/2010 Nome_________________________________________________________ Esito: Tempo a disposizione: 1 ora TRACCIA V V V V t ( C = 1.5 pF) t ( C = 1.5 pF) E ( C = 1.5 pF) Wn L E D : 01_10A

Dimensionare Wn affinché la massima corrente che deve essere erogata in condizioni statiche dall’alimentatore con la porta a vuoto sia pari a 1.7

Data: Nome_________________________________________________________ Esito: Tempo a disposizione: 1 ora QUESITO 1 , (C = 15 fF) . V V V V V @ |I | = 0,5 mA t (C = 15 fF) t (C = 15 fF) W L E D : 03_08

Si considerino trascurabili, almeno in prima approssimazione, le capacità associate alle diffusioni di source e drain dei transistori MOS.. Si richiede di disegnare la forma

Data: 30/06/2009 Nome_________________________________________________________ Esito: Tempo a disposizione: 1 ora TEMA V V V V t ( C = 0.5 pF) t ( C = 0.5 pF) R L E D : 03_09

Analisi statica a carico: si valuti il FAN—OUT della porta, garantendo un margine di rumore residuo pari a

Data: Nome_________________________________________________________ Esito: Tempo a disposizione: 1 ora QUESITO 1 V V V V I I t t L E D : 04_08

Simulare poi il circuito realizzato utilizzando per gli ingressi le forme d’onda specificate di seguito e il modello typical per i ritardi delle porte logiche.. Si richiede