Indice Figure Capitolo 1

Indice Figure

Capitolo 1...1

Transponder RFID passivo

Figura 2 : Architettura generale di un Transponder passivo………….…...……3

Figura 3 : Flusso di potenza proveniente dal reader verso il tag e viceversa...8

Figura 4 : Backscatter modulation………...9

Figura 5 : Modulazione ASK (m=0.5)...10

Figura 6: Circuito equivalente di un transponder, visto dall’antenna...12

Figura 7: Configurazione operativa del chip EM4222...16

Figura 8: Schema a bocchi Tag IC UCODE HSL...24

Figura 9: Struttura dell’ATA5590...27

Capitolo 2...29

Architettura Transponder passivo Low Power UHF e Microwave

Figura 2 : Architettura sezione RF [1]……….…..30

Figura 3 : Moltiplicatore di tensione...31

Figura 4 : Rete di adattamento in potenza………..……...36

Figura 5 : Circuito equivalente visto dall’antenna del transponder ………37

Figura 6 : PSK Backscatter modulator...…………...38

Figura 7 : Demodulatore PWM...…....40

Figura 8 : Regolatore di tensione...41

Figura 9 : Cella elementare memoria EEPROM 128-bit...43

Capitolo 3...44

Generatore di clock per Transponder passivo Low Power UHF e

Microwave

Figura 2 : Tensione ai capi di C_T e tensione di uscita………...48

Figura 3 : Architettura Oscillatore progettato ………….……….51

Figura 4 : Andamento temporale della tensione V sul condensatore, e delle correnti di carica/scarica della capacità I C C, ID………..……53

Figura 5 : Tensione V sulla capacità ………...53 _C Figura 6 : Architettura circuito deviatore ………..………...55

Figura 7 : Andamento temporale tensione in uscita dai comparatori, tensione di pilotaggio del circuito deviatore, tensione V sulla capacità………...58 _C Figura 8 : Flip Flop S-R ………..………..………59

Figura 9 : Generatore di corrente I ………...………..…59 _ref Figura 10 : Amplificatore operazionale OA1……….61

Figura 11 : Amplificatore operazionale OA2 ………61

Figura 12 : Effetto del circuito di start up sulla V ... 63 _gs3 Figura 13 : Effetto del circuito di start up sulla corrente I ...63 _ref Figura 14 : Circuito deviatore e circuiti di generazione tensioni di soglia Vmaxe Vmin, in ingresso ai comparatori...65

Figura 15 : Generatore della tensione di riferimento V , dipendente dalla temperatura...….70

( ) ref T Figura 16 : Effetto del circuito di start up sulla tensione di riferimento Vref...73

Figura 17 : Effetto del circuito di start up sulla tensione VbeQ1…...……73

Figura 18 : Variazione della frequenza di oscillazione con la temperatura... 75

Figura 19: Variazione della tensione di riferimento Vref con la temperatura...76

Figure 20: Istogramma statistico della frequenza di oscillazione...78

Figura 21 : Istogramma statistico del consumo di potenza...78

Figure 22 : Tensione di ingresso, di soglia, di uscita dal comparatore...79

Figura 23 : Architettura comparatore ……...……..80

Figura 24 : Tensione in uscita al comparatore 1 e al comparatore 2...81

Figura 25 : Generatori di tensioni di soglia Vmax e Vmin …..…...……...82

Figura 26 : Circuito pilota della capacità di carico in uscita dall’oscillatore...83

Figura 27 : Segnale in uscita dal driver pilota in condizioni tipiche...84

Figura 28 : Segnale in uscita dal driver pilota in condizioni di processo Worst Case Speed...84

Figure 29 : Architettura di base del regolatore serie ……...……...….86

Figura 30: Circuito Regolatore serie...87

Figura 31: Architettura cella elementare del registro...88

Figura 32: D-latch negative edge-triggered...89

Figura 33: Architettura porta OR e porta NAND in figura 32………...……89

Figura 34: D-latch positive edge-triggered...90

Figura 35: Architettura porta AND e porta NOR in figura 34………...…90