Testo n. 0 - Cognome e Nome: UNIVERSIT `A DEGLI STUDI DI PISA - FACOLT`A DI INGEGNERIA INGEGNERIA AEROSPAZIALE: CORSO DI FISICA E ELETTRONICA Prova n. 6 - 27/5/2003 FIGURA 1 Il generatore di figura, con V

Testo n. 0 - Cognome e Nome:

UNIVERSIT `A DEGLI STUDI DI PISA - FACOLT `A DI INGEGNERIA INGEGNERIA AEROSPAZIALE: CORSO DI FISICA E ELETTRONICA

Prova n. 6 - 27/5/2003

FIGURA 1

Il generatore di figura, con V₀ = 6.31 V, `e in risonanza con il resto del circuito. Inoltre RC = 2L/R e R = 281 Ω.

1) Determinare lo sfasamento, in radianti, tra la tensione V_C ai capi di C e la tensione del generatore.

A 0 B 1.57 C 3.37 D 5.17 E 6.97 F 8.77

2) Nel circuito precedente, determinare la massima corrente, in mA, circolante nell’induttore.

A 0 B 10.6 C 28.6 D 46.6 E 64.6 F 82.6

FIGURA 3

3) Nel circuito di figura, il diodo `e ideale e V₀= 2.48 V. Determinare l’escursione, in volt, della tensione di uscita V_out (la differenza tra il valore massimo e il valore minimo di V_out).

A 0 B 1.09 C 2.89 D 4.69 E 6.49 F 8.29

FIGURA 4

4) Nel circuito di figura, il diodo `e ideale, V<sub>0</sub> = 6.14 V e ω = 2/(RC). Le tensioni di alimentazione sono tali che gli amplificatori operazionali non entrano mai in saturazione. In queste condizioni, la tensione di uscita V<sub>out</sub> risulta discontinua. Determinare il salto, in volt, che la tensione di uscita compie nei punti di discontinuit`a.

A 0 B 2.05 C 3.85 D 5.65 E 7.45 F 9.25

FIGURA 5

5) Nel circuito di figura R₁ = 980 Ω, R₂ = 982 Ω, R₃ = 701 Ω, R₄ = 732 Ω. Determinare il coefficiente di amplificazione complessivo.

A 0 B 1.05 C 2.85 D 4.65 E 6.45 F 8.25

FIGURA 6

6) Nel circuito di figura le porte logiche e il contatore hanno ritardi trascurabili, mentre ciascun flip-flop D introduce un ritardo di 4.60 ns dal fronte del proprio segnale di temporizzazione (clock). Inizialmente tutti i flip-flop sono nello stato 0, il contatore `e a 0 e il segnale di clock CLK `e pure a 0. Il segnale di clock CLK

`e simmetrico con frequenza di 17.6 MHz. Determinare quanto tempo, in ns, intercorre tra il primo fronte di salita del segnale di clock CLK e il primo fronte di salita del segnale di uscita Y.

A 0 B 203 C 383 D 563 E 743 F 923

Testo n. 0

~

V₀sinωt

C

L

*

R R

*

FIGURA 1

R

~

* V₀cosωt

R *

V_out R

FIGURA 3

~

* V₀cosωt

R

R

R

+

- -

+ R C

*

R

V_out

FIGURA 4

-

+ R₃

* V_out R₄

-

+ R₂ R₁

* V_in

FIGURA 5