Capitolo 2 Piattaforme di sviluppo...................................... Capitolo 1 Il progetto “SPADA”............................................. Introduzione................................................................................ Indice

(1)

Indice

Introduzione...

pag. 1

Capitolo 1 Il progetto “SPADA” ...

pag. 3

Introduzione...pag. 3 1.1 Le tre applicazioni astronomiche...pag. 4 1.1.1 Fast Transient Imaging – FTI...pag. 4 1.1.2 Ottica Adattiva – AO ...pag. 6 1.1.3 Layer Sensing...pag. 9 1.2 Il sensore SPAD ...pag. 11 1.2.1 Efficienza quantica ...pag. 13 1.2.2 FWHM...pag. 13 1.2.3 Dark Counts ...pag. 14 1.2.4 Slow Tail ...pag. 16 1.2.5 SPAD e array di SPAD...pag. 17 1.3 Le specifiche del progetto SPADA ...pag. 21 1.3.1 Fast Transient Imaging ...pag. 22 1.3.2 Adaptive Optics...pag. 25 1.3.3 Layer Sensing ...pag. 28

Capitolo 2 Piattaforme di sviluppo ...

pag. 31

Introduzione...pag. 31 2.1 Piattaforma di sviluppo hardware ...pag. 31 2.1.1 Una visione d’insieme ...pag. 31 2.1.2 Schede ricevitori ...pag. 34 2.1.3 Scheda GPIO ...pag. 35 2.1.4 Scheda audio ...pag. 36 2.1.5 Power Supply Board ...pag. 39 2.1.6 Data Processing Board Orsys CPT6713...pag. 39 2.1.6.1 DSP Texas Instruments TMS320C6713...pag. 43 2.1.6.2 FPGA Xilinx Virtex-II XC2V1000 ...pag. 55

(2)

2.1.6.3 Interfacciamento ...pag. 59 2.1.7 Back Panel...pag. 61 2.2 Piattaforma di sviluppo software ...pag. 62 2.2.1 Code Composer Studio v2 ...pag. 62 2.2.2 Xilinx ISE 5.1 ...pag. 64 2.2.3 National Instruments LabView ...pag. 67

Capitolo 3 Progetto FPGA e firmware

...pag. 68

Introduzione...pag. 68 3.1 Architettura FPGA ...pag. 68 3.1.1 Top Module: SPADA ...pag. 69 3.1.1.1 Interfaccia lato DSP...pag. 70 3.1.1.2 Interfaccia lato micro-line...pag. 71 3.1.1.3 Interfaccia lato LLC ...pag. 72 3.1.2 SDPM...pag. 73 3.1.2.1 INPUT_COUNTER ...pag. 76 3.1.2.2 TIMER ...pag. 77 3.1.2.3 WRITE_VALID_STATE _MACHINE ...pag. 78 3.1.3 DMPORT IP CORE ...pag. 80 3.2 Applicazione DSP ...pag. 85 3.2.1 CPU Core level ...pag. 88 3.2.2 CPU level ...pag. 88 3.2.2.1 PLL...pag. 89 3.2.2.2 EMIF ...pag. 89 3.2.2.3 Controllori EDMA e QDMA ...pag. 90 3.2.2.4 Controllore di interrupt...pag. 92 3.2.2.5 McASP...pag. 93 3.2.3 Board level...pag. 99 3.2.3.1 Configurazione FPGA ...pag. 99 3.2.3.2 Registri PLD ...pag. 100 3.2.3.3 Dispositivo UART ...pag. 100 3.2.3.4 Gestione modulo SDPM...pag. 101

(3)

3.2.3.5 Protocollo IEEE1394 ...pag. 102 3.2.3.6 Gestione LLC e DMPORT IP CORE ...pag. 105 3.3 Diagrammi di flusso ...pag. 110

Capitolo 4 Sviluppo software

...pag. 115

Introduzione...pag. 115 4.1 Interfaccia LabView ...pag. 116 4.1.1 Front Panel e pannelli secondari ...pag. 117 4.1.1.1 Fast Transient Imaging ...pag. 118 4.1.1.2 Adaptive Optics ...pag. 119 4.1.1.3 Layer Sensing ...pag. 121 4.1.1.4 Detection Board Setiing ...pag. 122 4.1.2 Mappa di visualizzazione ...pag. 123 4.1.3 Acquisizione e invio dati su protocollo TCP/IP... pag. 124 4.1.4 Visualizzazione risultati acquisiti ... pag. 127 4.2 Applicazione Linux...pag. 128

Capitolo 5 Risultati di collaudo

...pag. 130

Introduzione...pag. 130 5.1 Test di laboratorio ...pag. 130 5.1.1 Emulatore ...pag. 130 5.1.2 Prove di collaudo...pag. 133 5.1.2.1 Scheda GPIO...pag. 133 5.1.2.2 Scheda ricevitori ...pag. 134 5.1.2.3 Scheda audio ...pag. 134 5.1.2.4 Back panel... pag. 135 5.2 Risultati della dimostrazione FTI... pag. 136

Conclusioni

...pag. 140

Bibliografia

...pag. 142